Masahide Goto, Kei Hagiwara, Yuki Honda, Masakazu Nanba, Yoshinori Iguchi, Takuya Saraya, Masaharu Kobayashi, Eiji Higurashi, Hiroshi Toshiyoshi, and Toshiro Hiramoto, “Pixel-Parallel CMOS Image Sensors with 16-bit A/D Converters Developed by 3-D Integration of SOI Layers with Au/SiO2 Hybrid Bonding”, ECS Transactions, vol. 72, no. 3, pp. 3 – 6, May, 2016. Yuki Honda, Kei Hagiwara, Masahide Goto, Toshihisa Watabe, Masakazu Nanba, Yoshinori Iguchi, Takuya Saraya, Masaharu Kobayashi, Hiroshi Toshiyoshi, Eiji Higurashi, and Toshiro Hiramoto, “Au/SiO2 hybrid bonding with 6-μm-pitch Au electrodes for 3D structured image sensors”, ECS Transactions, vol. 75, no. 9, pp. 103 - 106, October, 2016. Hao Qiu, Kiyoshi Takeuchi, Tomoko Mizutani, Yoshiki Yamamoto, Hideki Makiyama, Tomohiro Yamashita, Hidekazu Oda, Shiro Kamohara, Nobuyuki Sugii, Takuya Saraya, Masaharu Kobayashi, and Toshiro Hiramoto, “Statistical Write Stability Characterization in SRAM Cells at Low Supply Voltage”, IEEE Transactions on Electron Devices, vol. 63, no. 11, pp. 4302 - 4308, November, 2016. Masaharu Kobayashi, Kyungmin Jang, Nozomu Ueyama, and Toshiro Hiramoto, “Negative Capacitance for Boosting Tunnel FET Performance”, IEEE Transactions on Nanotechnology, vol. 16, no. 2, pp. 253 - 258, March, 2017. Kiyoshi Takeuchi, Tomoko Mizutani, Takuya Saraya, Hirofumi Shinohara, Masaharu Kobayashi, and Toshiro Hiramoto, “Correlation between static random access memory power-up state and transistor variation”, Japanese Journal of Applied Physics, vol. 56, no.4S, 04CD03, March, 2017. Tomoko Mizutani, Kiyoshi Takeuchi, Takuya Saraya, Hirofumi Shinohara, Masaharu Kobayashi, and Toshiro Hiramoto, “Parallel programmable nonvolatile memory using ordinary static random access memory cells”, Japanese Journal of Applied Physics, vol. 56, no.4S, 04CD17, March, 2017. Masahide Goto, Kei Hagiwara, Yuki Honda, Masakazu Nanba, Yoshinori Iguchi, Takuya Saraya, Masaharu Kobayashi, Eiji Higurashi, Hiroshi Toshiyoshi, and Toshiro Hiramoto, “Three-Dimensional Integration Technology of Separate SOI Layers for Photodetectors and Signal Processors of CMOS Image Sensors”, 2016 International Conference on Electronics Packaging (ICEP), Sapporo Education and Culture Hall, April 20 - 22, 2016. T. Hiramoto, T. Mizutani, Y. Tanahashi, R. Suzuki, T. Saraya, and M. Kobayashi “A New Variability Origin in Extremely Narrow Silicon Nanowire MOSFETs with Nanowire Width down to 2nm”, CMOS Emerging Technologies, Hotel Bonaventure Montreal, Montreal, Canada, May 26, 2016. Masahide Goto, Kei Hagiwara, Yuki Honda, Masakazu Nanba, Yoshinori Iguchi, Takuya Saraya, Masaharu Kobayashi, Eiji Higurashi, Hiroshi Toshiyoshi, and Toshiro Hiramoto (Invited), “Pixel-Parallel CMOS Image Sensors with 16-bit A/D Converters Developed by 3-D Integration of SOI Layers with Au/SiO2 Hybrid Bonding”, Hilton Bayfront and the San Diego Convention Center, CA, USA, The 229th Electrochemical Society (ECS) Meeting, May 29 – June 3, 2016. Tomoko Mizutani, Kiyoshi Takeuchi, Ryota Suzuki, Takuya Saraya, Masaharu Kobayashi, and Toshiro Hiramoto, “Increased Drain-Induced Variability and Within-Device Variability in Extremely Narrow Silicon Nanowire MOSFETs with Width down to 2nm”, IEEE Silicon Nanoelectronics Workshop, Hilton Hawaiian Village, Honolulu, HI. USA, pp. 138 - 139, June 13, 2016. Toshiro Hiramoto, Kiyoshi Takeuchi, and Masaharu Kobayashi (Invite), “Ultra-Low Power and Ultra-Low Voltage Devices and Circuits for IoT Applications”, IEEE Silicon Nanoelectronics Workshop, Hilton Hawaiian Village, Honolulu, HI. USA, pp. 146 - 147, June 13, 2016. Masaharu Kobayashi, Kyungmin Jang, Nozomu Ueyama, and Toshiro Hiramoto, “Negative Capacitance as a Performance Booster for Tunnel FET”, IEEE Silicon Nanoelectronics Workshop, Hilton Hawaiian Village, Honolulu, HI. USA, pp. 150 - 151, June 13, 2016. Kyungmin Jang, Takuya Saraya, Masaharu Kobayashi, and Toshiro Hiramoto, “On Gate Stack Scalability of Double-Gate Negative-Capacitance FET with Ferroelectric HfO2 for Energy-Efficient Sub-0.2V Operation”, IEEE Silicon Nanoelectronics Workshop, Hilton Hawaiian Village, Honolulu, HI. USA, pp. 176 - 177, June 13, 2016. Kiyoshi Takeuchi, Tomoko Mizutani, Takuya Saraya, Hirofumi Shinohara, Masaharu Kobayashi and Toshiro Hiramoto, “A Study on the Correlation between SRAM Power-up State and Transistor Variation”, International Conference on Solid State Devices and Materials (SSDM), Tsukuba International Congress Center, Ibaraki, pp. 55 - 56, September 29, 2016. Tomoko Mizutani, Kiyoshi Takeuchi, Takuya Saraya, Hirofumi Shinohara, Masaharu Kobayashi and Toshiro Hiramoto, “Parallel Programmable Non-volatile Memory Using Normal SRAM Cells”, International Conference on Solid State Devices and Materials (SSDM), Tsukuba International Congress Center, Ibaraki, pp. 57 - 58, September 29, 2016. Yuki Honda, Kei Hagiwara, Masahide Goto, Toshihisa Watabe, Masakazu Nanba, Yoshinori Iguchi, Takuya Saraya, Masaharu Kobayashi, Hiroshi Toshiyoshi, Eiji Higurashi, and Toshiro Hiramoto, “Au/SiO2 hybrid bonding with 6-μm-pitch Au electrodes for 3D structured image sensors”, Pacific Rim Meeting on Electrochemical and Solid-State Science (PRiME 2016), Honolulu, Hawaii, No. 2077, October 3, 2016. Masahide Goto, Yuki Honda, Toshihisa Watabe, Kei Hagiwara, Masakazu Nanba, Yoshinori Iguchi, Takuya Saraya, Masaharu Kobayashi, Eiji Higurashi, Hiroshi Toshiyoshi and Toshiro Hiramoto, “In-Pixel A/D Converters with 120-dB Dynamic Range Using Event-Driven Correlated Double Sampling for Stacked SOI Image Sensors”, IEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference (S3S), Hyatt Regency San Francisco Airport, Burlingame, CA, USA, October 12, 2016. Masahide Goto, Yuki Honda, Toshihisa Watabe, Kei Hagiwara, Masakazu Nanba, Yoshinori Iguchi, Takuya Saraya, Masaharu Kobayashi, Eiji Higurashi, Hiroshi Toshiyoshi, and Toshiro Hiramoto (Invited), “Pixel-Parallel 3-D Integrated CMOS Image Sensors Developed by Direct Bonding of SOI Layers for Next-Generation Television Systems”, International Microsystems, Packaging, Assembly and Circuits Technology Conference (IMPACT), Taipei Nangang Exhibition Center, Taipei, Taiwan, October 27, 2016. Toshiro Hiramoto, Tomoko Mizutani, Takuya Saraya, Kiyoshi Takeuchi, and Masaharu Kobayashi (Invited), “Variability in Extremely Narrow (~2nm) Silicon Nanowire FETs Induced by Quantum Confinement Variation Due to Line Width Roughness”, IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT), White Horse Lake Jianguo Hotel, Hangzhou, China, October 27, 2016. T. Hiramoto, K. Takeuchi, T. Mizutani, A. Ueda, T. Saraya, and M. Kobayashi, Y. Yamamoto, H. Makiyama, T. Yamashita, H. Oda, S. Kamohara, N. Sugii, Y. Yamaguchi (Plenary Keynote), “Ultra-Low Power, Ultra-Low Leakage, and Ultra-Low Voltage Devices for IoT Applications”, International Electron Devices and Materials Symposium (2016 IEDMS), National Taiwan Normal University, Taipei, Taiwan, November 24, 2016. K. Kakushima, T. Hoshii, K. Tsutsui, A. Nakajima, S. Nishizawa, H. Wakabayashi, I. Muneta, K. Sato, T. Matsudai, W. Saito, T. Saraya, K. Itou, M. Fukui, S. Suzuki, M. Kobayashi, T. Takakura, T. Hiramoto, A. Ogura, Y. Numasawa, I. Omura, H. Ohashi, and H. Iwai, IEEE International Electron Devices Meeting (IEDM), Hilton San Francisco Union Square, San Francisco, CA, USA, pp. 268 - 271, December 6, 2016. Masaharu Kobayashi, Nozomu Ueyama, Kyungmin Jang, and Toshiro Hiramoto, “Experimental Study on Polarization-Limited Operation Speed of Negative Capacitance FET with Ferroelectric HfO2”, IEEE International Electron Devices Meeting (IEDM), Hilton San Francisco Union Square, San Francisco, CA, USA, pp. 314 - 317, December 6, 2016. Kyungmin Jang, Takuya Saraya, Masaharu Kobayashi, and Toshiro Hiramoto, “Ion/Ioff Ratio Enhancement of Gate-All-Around Nanowire Negative-Capacitance FET with Ferroelectric HfO2”, International Semiconductor Device Research Symposium (ISDRS), Hyatt Regency Bethesda, MD, USA, December 9, 2016. 後藤正英，萩原 啓，本田悠葵，渡部俊久，難波正和，井口義則，更屋拓哉,小林正治，日暮栄治，年吉 洋，平本俊郎，「128 × 96画素並列16 bit出力３次元構造CMOSイメージセンサ」，電気学会E部門総合研究会，金沢市文化ホール（石川），2016年6月30日 水谷朋子，竹内 潔，鈴木龍太，更屋拓哉，小林正治，平本俊郎，「線幅2nmの超微細シリコンナノワイヤトランジスタにおけるDIBLばらつきおよびデバイス内ばらつき」，電子情報通信学会シリコン材料・デバイス研究会（SDM），中央電気倶楽部（大阪），2016年8月3日 小林正治，チャン キュンミン，上山 望，平本俊郎，「負性容量によるトンネルFETの性能向上に関する検討」，電子情報通信学会シリコン材料・デバイス研究会（SDM），中央電気倶楽部（大阪），2016年8月3日 小林正治，蔣 京珉，上山 望，平本俊郎，「負性容量によるトンネルFETの性能向上負性容量によるトンネルFETの性能向上」，第77回応用物理学会秋季学術講演会，朱鷺メッセ（新潟），13p-B13-4，2016年9月13日 Jang Kyungmin，更屋拓哉，小林正治，平本 俊郎，「サブ0.2Vの高エネルギー効率動作に向けた強誘電体HfO2ダブルゲート負性容量FETにおけるゲートスタックのスケーラビリティ」，第77回応用物理学会秋季学術講演会，朱鷺メッセ（新潟），13p-B13-5，2016年9月13日 竹内 潔，水谷朋子，篠原尋史，更屋拓哉，小林正治，平本俊郎，「SRAMセルアレーTEGを用いた電源投入直後データの測定」，第77回応用物理学会秋季学術講演会，朱鷺メッセ（新潟），14a-B13-7，2016年9月14日 水谷朋子，竹内 潔，鈴木龍太，更屋拓哉，小林正治，平本俊郎，「線幅2nmの超微細シリコンナノワイヤトランジスタにおけるドレイン電圧に起因する特性ばらつき」，第77回応用物理学会秋季学術講演会，朱鷺メッセ（新潟），14a-B13-6，2016年9月14日 Hao Qiu, Kiyoshi Takeuchi, Tomoko Mizutani, Takuya Saraya, Masaharu Kobayashi, Toshiro Hiramoto, 「A New Write Stability Metric for Yield Estimation in SRAM Cells at Low Supply Voltage」，第77回応用物理学会秋季学術講演会，朱鷺メッセ（新潟），14a-B13-8，2016年9月14日 本田悠葵，萩原啓，後藤正英，渡部俊久，難波正和，井口義則，更屋拓哉，小林正治，年吉洋，日暮栄治，平本俊郎，「３次元構造撮像デバイスの微細・高集積化に向けた接合電極の微細・狭ピッチ化」，第8回集積化MEMSシンポジウム，平戸文化センター（長崎），2016年10月24日 小林正治，上山 望，蒋 京珉，平本俊郎（招待講演），「Experimental Study on Polarization-Limited Operation Speed of Negative Capacitance FET with Ferroelectric HfO2」．応用物理学会シリコンテクノロジー分科会研究会，機械振興会館（東京），2017年1月30日 小林正治，上山 望，蒋 京珉，平本俊郎（招待講演），「強誘電性HfO2を用いた負性容量トランジスタの動作速度に関する実験検討」，電子情報通信学会回路・デバイス・境界領域技術研究会，国民宿舎みやじま杜の宿（広島），2017年1月31日 水谷朋子，竹内 潔，更屋拓哉，篠原尋史，小林正治，平本俊郎，「通常のSRAMセルを利用した一括書き込み可能な不揮発性メモリ」，第64回応用物理学会春季学術講演会，パシフィコ横浜（神奈川），16a-412-5，2017年3月16日 竹内 潔，水谷朋子，篠原尋史，更屋拓哉，小林正治，平本俊郎，「SRAM の電源投入直後初期状態とトランジスタばらつきの関係」，第64回応用物理学会春季学術講演会，パシフィコ横浜（神奈川），16a-412-6，2017年3月16日 上山 望，小林正治，平本俊郎，「負性容量トランジスタに向けた強誘電性HfZrO2膜における負性容量の直接観測」，第64回応用物理学会春季学術講演会，パシフィコ横浜（神奈川），17p-304-13，2017年3月1７日 Jang Kyungmin、上山 望、小林正治1、平本俊郎，「強誘電体HfO2ダブルゲート負性容量FETの動特性に関する考察」，第64回応用物理学会春季学術講演会，パシフィコ横浜（神奈川），17p-304-14，2017年3月17日 Jang Kyungmin，更屋拓哉，小林正治，平本俊郎，「強誘電体HfO2を用いたGate-All-Aroundナノワイヤ負性容量FETにおけるIon/Ioff比の向上とそのスケーラビリティ」，第64回応用物理学会春季学術講演会，パシフィコ横浜（神奈川），17p-304-15，2017年3月17日
Masahide Goto, Kei Hagiwara, Yoshinori Iguchi, Hiroshi Ohtake, Takuya Saraya, Masaharu Kobayashi, Eiji Higurashi, Hiroshi Toshiyoshi, and Toshiro Hiramoto, “Pixel-Parallel 3-D Integrated CMOS Image Sensors with Pulse-Frequency-Modulation A/D Converters Developed by Direct Bonding of SOI Layers”, IEEE Transactions on Electron Devices, Vol. 62, No. 11, pp. 3530 – 3535, November, 2015. Toshiro Hiramoto, Akitsugu Ueda, Seung-Min Jung, Tomoko Mizutani, Takuya Saraya, and Masaharu Kobayashi, “Threshold Voltage Self-Adjusting MOSFETs and SRAM Cells Operating at 0.1V”, 11th International Nanotechnology Conference on Communication and Cooperation (INC11), Hilton Fukuoka Sea Hawk, Fukuoka , p. 94, May 12, 2015. Masahide Goto, Kei Hagiwara, Yoshinori Iguchi, Hiroshi Ohtake, Takuya Saraya, Masaharu Kobayashi, Eiji Higurashi, Hiroshi Toshiyoshi, and Toshiro Hiramoto, “A Three-Dimensional Integration Technology with Embedded Au Electrodes for stacked CMOS Image Sensors”, 2015 International Image Sensor Workshop (IISW), Vaals, The Netherlands, June 8, 2015. T. Mizutani, Y. Tanahashi, R. Suzuki, T. Saraya, M. Kobayashi, and T. Hiramoto, “Threshold Voltage and Current Variability of Extremely Narrow Silicon Nanowire MOSFETs with Width down to 2nm”, Silicon Nanoelectronics Workshop, Rihga Royal Hotel Kyoto, Kyoto, pp. 21 - 22, June 14, 2015. Hao Qiu, Tomoko Mizutani, Yoshiki Yamamoto, Hideki Makiyama, Tomohiro Yamashita, Hidekazu Oda, Shiro Kamohara, Nobuyuki Sugii, Takuya Saraya, Masaharu Kobayashi, and Toshiro Hiramoto, “Impact of Random Telegraph Noise on Write Stability in Silicon-on-Thin-BOX (SOTB) SRAM Cells at Low Supply Voltage in Sub-0.4V Regime”, VLSI Symposium on Technology, Rihga Royal Hotel Kyoto, Kyoto, pp. T38 - T39, June 16, 2015. Y. Yamamoto, H. Makiyama, T. Yamashita, H. Oda, S. Kamohara, N. Sugii, Y. Yamaguchi, T. Mizutani, M. Kobayashi and T. Hiramoto, “Novel Single p+Poly-Si/Hf/SiON Gate Stack Technology on Silicon-on-Thin-Buried-Oxide (SOTB) for Ultra-Low Leakage Applications”, VLSI Symposium on Technology, Rihga Royal Hotel Kyoto, Kyoto, pp. T170 - T171, June 17, 2015. Masaharu Kobayashi and Toshiro Hiramoto, “Device Design Guideline for Steep Slope Ferroelectric FET Using Negative Capacitance in Sub-0.2V Operation: Operation Speed, Material Requirement and Energy Efficiency”, VLSI Symposium on Technology, Rihga Royal Hotel Kyoto, Kyoto, pp. T212 - T213, June 18, 2015. Masahide Goto, Kei Hagiwara, Yoshinori Iguchi, Hiroshi Ohtake, Takuya Saraya, Masaharu Kobayashi, Eiji Higurashi, Hiroshi Toshiyoshi, and Toshiro Hiramoto, “Three-Dimensional Integrated Circuits and Stacked CMOS Image Sensors using Direct Bonding of SOI Layers”, IEEE 2015 International 3D Systems Integration Conference (3DIC 2015), Sendai International Center, Sendai, September 1, 2015. Tomoko Mizutani, Takuya Saraya, Kiyoshi Takeuchi, Masaharu Kobayashi, and Toshiro Hiramoto, “Transistor-level Characterization of SRAM Bit Failures Induced by Random Telegraph Noise”, International Conference on Solid State Devices and Materials (SSDM), Sapporo Convention Center, Hokkaido, pp. 1010 – 1011, September 29, 2015. asahide Goto, Kei Hagiwara, Yuki Honda, Masakazu Nanba, Hiroshi Ohtake, Yoshinori Iguchi, Takuya Saraya, Masaharu Kobayashi, Eiji Higurashi, Hiroshi Toshiyoshi, and Toshiro Hiramoto, “128 × 96 Pixel-Parallel Three-Dimensional Integrated CMOS Image Sensors with 16-bit A/D Converters by Direct Bonding with Embedded Au Electrodes”, IEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference (S3S), The DoubleTree by Hilton Sonoma Wine Country, Rohnert Park, CA, USA, Paper 7c.3, October 5, 2015. Seung-Min Jung, Takuya Saraya, Kiyoshi Takeuchi, Masaharu Kobayashi and Toshiro Hiramoto, “Vth Self-Adjusting Tri-Gate Nanowire MOSFET for Stability Improvement of SRAM Cell Operating at 0.1 V”, IEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference (S3S), The DoubleTree by Hilton Sonoma Wine Country, Rohnert Park, CA, USA, Paper 11.4, October 6, 2015. Kei Hagiwara, Masahide Goto, Yuki Honda, Masakazu Namba, Hiroshi Ohtake, Yoshinori Iguchi, Takuya Saraya, Masaharu Kobayashi, Hiroshi Toshiyoshi, Eiji Higurashi, and Toshiro Hiramoto, “Development of a Three-Dimensional Integrated Image Sensor with Pixel-Parallel Signal Processing Architecture”, The IEEE SENSORS Conference, Busan, Korea, November 4, 2015. 後藤正英，萩原 啓，井口義則，大竹 浩，更屋拓哉，小林正治，日暮栄治，年吉 洋，平本俊郎，「SOI基板の直接合を用いた３次元集積回路と画素並列信号処理CMOSイメージセンサの開発」，第79回半導体集積回路シンポジウム, 早稲田大学西早稲田キャンパス, 2015年7月10日． 後藤正英，萩原 啓，井口義則，大竹 浩，更屋拓哉，小林正治，日暮栄治，年吉 洋，平本俊郎，「画像並列信号処理を行う3次元構造撮像デバイスの試作」，応用物理学会第6回集積化MEMS技術研究ワークショップ，NHK放送技術研究所（東京），2015年7月31日． 小林正治，平本俊郎，「Device Design Guideline for Steep Slope Ferroelectric FET Using Negative Capacitance in Sub-0.2V Operation: Operation Speed, Material Requirement and Energy Efficiency」，応用物理学会シリコンテクノロジー研究会 第184回研究集会「2015 VLSIシンポジウム」特集，甲南大学ネットワークキャンパス東京 講義室，2015年8月17日 H. Qiu, T. Mizutani, Y. Yamamoto, H. Makiyama, T. Yamashita, H. Oda, S. Kamohara, N. Sugii, T. Saraya, M. Kobayashi and T. Hiramoto，「Impact of Random Telegraph Noise on Write Stability in Silicon-on-Thin-BOX (SOTB) SRAM Cells at Low Supply Voltage in Sub-0.4V Regime」，応用物理学会シリコンテクノロジー研究会 第184回研究集会「2015 VLSIシンポジウム」特集，甲南大学ネットワークキャンパス東京 講義室，2015年8月17日． 山本芳樹，槇山秀樹，山下朋弘，尾田秀一，蒲原史朗，山口泰男，杉井信之，水谷朋子，小林正治，平本俊郎，「high-k添加シングルp+Polyゲートを用いた超低リーク用途向け薄膜BOX-SOI CMOS」，応用物理学会シリコンテクノロジー研究会 第184回研究集会「2015 VLSIシンポジウム」特集，甲南大学ネットワークキャンパス東京 講義室，2015年8月17日． 小林正治，平本俊郎（招待講演），「負性容量による急峻スロープトランジスタ(NCFET)の設計指針」，電子情報通信学会 シリコン材料・デバイス研究会 集積回路研究会合同研究会，熊本市民会館崇城大学ホール，SDM2015-60，2015年8月24日． 山本芳樹，槇山秀樹，山下朋弘，尾田秀一，蒲原史朗，山口泰男，杉井信之，水谷朋子，小林正治，平本俊郎，「high-k添加シングルp+Polyゲートを用いた超低リーク用途向け薄膜BOX-SOI CMOS」，電子情報通信学会 シリコン材料・デバイス研究会 集積回路研究会合同研究会，熊本市民会館崇城大学ホール，SDM2015-67，2015年8月24日 水谷朋子，棚橋裕麻，鈴木龍太，更屋拓哉，小林正治，平本俊郎，「線幅2nmの超微細シリコンナノワイヤトランジスタにおけるしきい値電圧および電流ばらつき」，電子情報通信学会 シリコン材料・デバイス研究会 集積回路研究会合同研究会，熊本市民会館崇城大学ホール，SDM2015-68，2015年8月24日． 後藤正英，萩原 啓，井口義則，大竹 浩，更屋拓哉，小林正治，日暮栄治，年吉 洋，平本俊郎，「パルス周波数変調方式A/D変換回路の３次元集積化」，第76回応用物理学会秋季学術講演会，名古屋国際会議場（愛知），14a-1C-2，2015年9月14日． Jang Kyungmin，水谷朋子，竹内潔，更屋拓哉，小林正治，平本俊郎，「FD-SOTB nMOSFETにおけるRTN振幅統計分布の基板バイアス依存性」，第76回応用物理学会秋季学術講演会，名古屋国際会議場（愛知），15p-1C-1，2015年9月15日． Hao Qiu, Tomoko Mizutani, Yoshiki Yamamoto, Hideki Makiyama, Tomohiro Yamashita, Hidekazu Oda, Shiro Kamohara, Nobuyuki Sugii, Takuya Saraya, Masaharu Kobayashi, Toshiro Hiramoto，「Impact of Random Telegraph Noise (RTN) on Write Stability in Silicon-on-thin-BOX (SOTB) SRAM Cells in Sub-0.4V Regime」，第76回応用物理学会秋季学術講演会，名古屋国際会議場（愛知），15p-1C-2，2015年9月15日． 水谷朋子，棚橋裕麻，鈴木龍太，更屋拓哉，小林正治，平本俊郎，「線幅2nmの超微細シリコンナノワイヤトランジスタにおける量子閉じ込め効果によるしきい値電圧および電流ばらつき」，第76回応用物理学会秋季学術講演会，名古屋国際会議場（愛知），15p-1C-7，2015年9月15日． Masaharu Kobayashi, Toshiro Hiramoto，「On the Device Design for Steep Slope Negative Capacitance FET (NCFET) Toward Sub-0.2V operation」，第76回応用物理学会秋季学術講演会，名古屋国際会議場（愛知），16a-1C-7，2015年9月16日． 後藤正英，萩原 啓，井口義則，大竹 浩，更屋拓哉，小林正治，日暮栄治，年吉 洋，平本俊郎，「画素並列信号処理を行うSOI積層型３次元構造撮像デバイスの試作と評価」，第7回集積化MEMSシンポジウム，朱鷺メッセ（新潟コンベンションセンター），30pm1-D-5，2015年10月30日．
Masahide Goto, Kei Hagiwara, Yoshinori Iguchi, Hiroshi Ohtake, Takuya Saraya, Masaharu Kobayashi, Eiji Higurashi, Hiroshi Toshiyoshi, and Toshiro Hiramoto, “Three-Dimensional Integrated CMOS Image Sensors with Pixel-Parallel A/D Converters Fabricated by Direct Bonding of SOI Layers”, San Francisco, CA, USA, pp. 84 - 87, December 15, 2014. Hao Qiu, Tomoko Mizutani, Yoshiki Yamamoto, Hideki Makiyama, Tomohiro Yamashita, Hidekazu Oda, Shiro Kamohara, Nobuyuki Sugii, Takuya Saraya, Masaharu Kobayashi, and Toshiro Hiramoto, “Statistical Analysis of Four Write Stability Metrics in Fully Depleted Silicon-on-Thin-BOX (SOTB) and Bulk SRAM Cells at Low Supply Voltage”, IEEE 12th International Conference on Solid-State Integrated Circuit Technology (ICSICT), pp. 987 – 989, Grand Link Hotel, Guilin, China, October 30, 2014. Hao Qiu1, Tomoko Mizutani, Yoshiki Yamamoto, Hideki Makiyama, Tomohiro Yamashita, Hidekazu Oda, Shiro Kamohara, Nobuyuki Sugii, Takuya Saraya, Masaharu Kobayashi, Toshiro Hiramoto，「Statistical Analysis of Four Write Stability Metrics in Fully Depleted Silicon-on-Thin-BOX (SOTB) SRAM Cells at Low Supply Voltage Down to 0.4V」，2015年第62回応用物理学会春季学術講演会，東海大学湘南キャンパス（神奈川），12p-A23-10，2015年3月12日
↑Return to the top of this page